Giải mã địa chỉ bộ nhớ 2024

Xem Giải mã địa chỉ bộ nhớ 2024

Phương pháp giải mã địa chỉ
Có 2 phương pháp giải mã địa chỉ:
1. Giải mã toàn phần (Full address decoding): Mỗi
ngoại vi được gán cho một địa chỉ duy nhất. Tất cả
các bit địa chỉ được dùng để định nghĩa vị trí được
tham chiếu.
2. Giải mã một phần (Partial address decoding): Không
phải tất cả các bit được dùng cho việc giải mã địa chỉ.
Các ngoại vi có thể đáp ứng cho trên một địa chỉ.
Phương pháp làm giảm độ phức tạp trong mạch giải
mã địa chỉ. Thông thường các hệ thống nhỏ sử dụng
giải mã một phần.
4

Thí dụ: TK mạch giải mã địa chỉ
Với bảng bộ nhớ sau, hãy thiết kế mạch giải mã toàn phần và
mạch giải mã một phần cho các chip bộ nhớ (RAM 4KB và
ROM 16KB) và I/O

Bảng bộ nhớ/IO của TD

Thí dụ giải mã địa chỉ toàn phần

Kỹ thuật giải mã một phần

Thí dụ giải mã địa chỉ một phần

kỹ thuật giải mã một phần dẫn đến:
1. Mạch giải mã đơn giản hơn.
2. Nhiều vùng địa chỉ hơn được cấp phát với tầm địa
chỉ một phần. Thí dụ mạch giải mã cho RAM chỉ
kiểm tra A15 và kết quả là toàn bộ tầm địa chỉ từ
0000H đến 7FFFH được cấp phát cho RAM.
3. Sự bất lợi của giải mã địa chỉ một phần là bất cứ
khai triển nào thêm về bộ nhớ hoặc thiết bị I/O thì
cần thiết kế lại mạch giải mã địa chỉ. Trái lại, với
mạch giải mã toàn phần thì bất cứ sự thêm vào bộ
nhớ hoặc thiết bị I/O, ta không cần sửa đổi mạch
giải mã địa chỉ.
10

Hardware dùng cho mạch giải mã địa chỉ

Cổng logic mạch phức tạp
Mạch giải mã (Decoder) TD:74LS138,…
Mạch so sánh (Comparator)
ROM thừa chức năng
PLD: PLA, PAL,… cho đáp ứng nhanh

5.2 Giao tiếp bộ nhớ

Vi xử lý sử dụng bộ nhớ để lưu trữ các lệnh và dữ liệu trong khi thực thi
chương trình. Do đó vi xử lý thực hiện nhiều tác vụ ghi/đọc với bộ nhớ trong
khi thực thi chương trình.
Mỗi chip bộ nhớ RAM hay ROM sẽ có một ngõ vào có tên là /CE (Chip
Enable=cho phép chip [hoạt động]) hoặc /CS (Chip Select=Chọn chip), thông
thường các chân này hoạt động logic tích cực thấp, nghĩa là chân này bằng mức
0 thì chip này được chọn.
Vì trong mạch có nhiều thiết bị I/O và bộ nhớ, do đó cần phải có mạch giải mã
địa chỉ để tạo ra các tín hiệu chọn chip.
Bus điều khiển có các tín hiệu định thì (do vi xử lý cung cấp) để đồng bộ
chuyển thông tin giữa vi xử lý và bộ nhớ hay thiết bị I/O. Tổng quát thì có 2 tín
hiệu RD (Read) và WR (Write), hai tín hiệu này thông thường cũng hoạt động
logic tích cực thấp. Ngoài ra tùy theo vi xử lý còn có thêm các tín hiệu khác như
ALE, PSEN,…
12

Một số chân điều khiển bộ nhớ
Bộ nhớ (và hầu hết các thiết bị ngoại vi) có các đường điều khiển đặc biệt để
giao tiếp với vi xử lý
/CS hoặc /CE (Chip Select hoặc Chip Enable)
được lái bởi mạch giải mã địa chỉ từ vi xử lý.
thường là tích cực thấp
khi được xác định, thì chip/ngoại vi được chọn.

/OE (Output Enable=cho phép xuất) hay /RD (với RAM)
thường thấy trong các bộ nhớ
khi nó tích cực (thường là tích cực thấp) thì ngõ ra ở trạng thái hi-Z.
đôi khi nó được xem như /RD trong RAM.
/WR (Write Enable=cho phép ghi)
được lái bởi /WR của vi xử lý
13

Qui tắc chung về thiết kế mạch giao
tiếp bộ nhớ với 8051
1. Lập bảng bộ nhớ
Hệ thống và ứng dụng phụ thuộc
Giải pháp đơn giản là tách riêng 64KB bộ nhớ dữ liệu và 64KB bộ nhớ mã.
Để sử dụng các địa chỉ trên 64K thì sử dụng thêm các bit từ những cổng I/O
không sử dụng làm các đường địa chỉ.

2. Chọn linh kiện bộ nhớ thích hợp (nếu không bị áp đặt sử dụng).
3. Sử dụng mạch giải mã địa chỉ (nếu cần) để tạo ra các tín hiệu /CE hay /CS
cho các chip bộ nhớ.
4. Sử dụng đường /PSEN (từ 8051) cho bộ nhớ mã.
5. Sử dụng các đường /RD, /WR cho bộ nhớ dữ liệu.
6. Chân /EA=VCC (+5V) để sử dụng ROM trong 8051, cho /EA=GND (0V)
để truy cập ROM ngoài.