Xem Các IC giải mã đáng xem nhất 2024
307
Hình 4.51: Kí hiệu khối và chân ra 74LS47
Trong đó:
– A1, A2 ,A3, A0 là các ngõ vào mã BCD
– RBI là ngõ vào xoá gợn sóng
– LT là ngõ thử đèn
– BI/RBO là ngõ vào xoá
– Từ a tới g là các ngõ ra (cực thu để hở)
Hình 4.52: Cấu trúc bên trong của 74LS47 và dạng số hiển thị
308
Hoạt động của IC được tóm tắt theo bảng dưới đây:
Nhận thấy các ngõ ra mạch giải mã tác động ở mức thấp (0) thì led tương
ứng sáng. Ngoài 10 số từ 0 đến 9 được giải mã, mạch cũng còn giải mã được 6
trạng thái khác, ở đây không dùng đến. Để hoạt động giải mã xảy ra bình thường
thì chân LT và BI/RBO phải ở mức cao. Muốn thử đèn led để các led đều sáng
hết thì kéo chân LT xuống thấp (ghi chú 5) Muốn xoá các số (tắt hết led) thì kéo
chân BI xuống thấp.
Khi cần giải mã nhiều led 7 đoạn ta cũng có thể ghép nhiều tầng IC, muốn
xoá số 0 vô nghĩa ở trước thì nối chân RBI của tầng đầu xuống thấp, khi này
chân ra RBO cũng xuống thấp và được nối tới tầng sau nếu muốn xoá tiếp số 0
vô nghĩa của tầng đó. Riêng tầng cuối cũng thì RBI để trống hay để mức cao để
vẫn hiển thị số 0 cuối cùng.
Ví dụ : Hãy xem một ứng dụng của mạch giải mã led 7 đoạn hình 4.53:
309
Hình 4.53: Ứng dụng giải mã 74LS47
Mạch dao động tạo ra xung kích cho mạch đếm, ta có thể điều chỉnh chu kì
xung để mạch đếm nhanh hay chậm. Mạch đếm tạo ra mã số đếm BCD một cách
tự động đưa tới mạch giải mã có thể là cho đếm lên hay đếm xuống
Mạch giải mã sẽ giải mã BCD sang led 7 đoạn để hiển thị số đếm thập phân.
5.2.Một số IC ghép kênh hay dùng
Hình 4.54: Kí hiệu khối của một số IC dồn kênh hay dùng
74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp,
3 ngõ vào chọn C B A, ngõ ra Y còn có ngõ đảo của nó là Y . Khi G ở mức thấp
nó cho phép hoạt động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường
dữ liệu được đưa ra ngõ Y. Ngược lại khi G ở mức cao, mạch không được phép
nên Y= 0 bất chấp các ngõ chọn và ngõ vào dữ liệu.
74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có
ngõ cho phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y
mới giống 1 trong các ngõ vào tuỳ mã chọn.
74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở
mức thấp, chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là
1Y, ngõ vào dữ liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, Khi G ở thấp và A ở
thấp sẽ cho dữ liệu vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ
310
liệu vào ở nI1 ra ở nY. Khi = 1 thì Y = 0. Chẳng hạn với 74LS153, kí hiệu sơ đồ
khối, chân ra, bảng trạng thái và cấu tạo logic được minh hoạ ở những hình
4.55a-b, với những IC khác cũng tương tự.
Hình 4.55a: Kí hiệu khối và chân ngõ ra của 74LS153
– Bảng trạng thái của 74LLS153 và sơ đồ chân IC
Hình 4.55b: Cấu tạo bên trong của 74LS153 và bảng trạng thái
– Khảo sát IC 74LS155 như hình 4.56 a-b
311
Hình 4.56a. Kí hiệu khối và chân ra của 74LS155
Trong cấu trúc của nó gồm 2 bộ tách kênh 1 sang 4, chúng có 2 ngõ chọn
A0A1 chung, ngõ cho phép cũng có thể chung khi nối chân 2 nối với chân 15).
Một lưu ý khác là bộ tách kênh đầu có ngõ ra đảo so với ngõ vào (dữ liệu vào
chân 1 không đảo) còn bộ tách kênh thứ 2 thì ngõ vào và ngõ ra như nhau khi
được tác động ( dữ liệu vào chân 14 đảo). Cấu trúc logic của mạch không khác gì
so với mạch đã xét ở trên ngoài trừ mạch có thêm ngõ cho phép.
Hình 4.56b: Cấu tạo bên trong của 74LS155 và bảng trạng thái
– Mạch tách kênh hoạt động như mạch giải mã.
Nhiều mạch tách kênh còn có chức năng như 1 mạch giải mã. Thật vậy,vào
dữ liệu S không được dùng như 1 ngõ vào dữ liệu nối tiếp mà lại dùng như ngõ
vào cho phép còn các ngõ vào chọn CBA khi này lại được dùng như các ngõ vào
312
dữ liệu và các ngõ ra vẫn giữ nguyên chức năng thì mạch đa hợp lại hoạt động
như 1 mạch giải mã.
Tuỳ thuộc mã dữ liệu áp vào ngõ C B A mà một trong các ngõ ra sẽ lên cao
hay xuống thấp tuỳ cấu trúc mạch. Như vậy mạch tách kênh 1:4 như ở trên đã trở
thành mạch giải mã 2 sang 4 . Thực tế ngoài ngõ S khi này trở thành ngõ cho
phép giải mã, mạch trên sẽ phải cần một số ngõ điều khiển khác để cho phép
mạch hoạt động giải mã hay tách kênh; còn cấu tạo logic của chúng hoàn toàn
tương thích nhau. Hình 4.57 sau cho phép dùng mạch tách kênh 1 sang 4 để giải
mã 2 sang 4.
Hình 4.57: Mạch tách kênh hoạt động như mach giải mã
Tương tự, ta cũng có các loại mạch khác như vừa tách kênh 1:8 vừa giải mã
3:8, tách kênh 1:16/giải mã 4:16
5.3. Một số IC giải mã tách kênh hay dùng
Khảo sát IC tách kênh/giải mã tiêu biểu 74LS138, 74LS138 là IC MSI giải
mã 3 đường sang 8 đường hay tách kênh 1 đường sang 8 đường thường dùng và
có hoạt động logic tiêu biểu, thường được dùng như mạch giải mã địa chỉ trong
các mạch điều khiển và trong máy tính.
Sơ đồ chân và kí hiệu logic như hình 4.58a-bdưới đây :
Hình 4.58a: Kí hiệu sơ đồ khối và chân ra của 74LS138
313
Trong đó:
– A0, A1, A2 là 3 đường địa chỉ ngõ vào
– E1, E2 là các ngõ vào cho phép (tác động mức thấp)
– E3 là ngõ vào cho phép tác động mức cao
– O0 đến O7 là 8 ngõ ra (tác động ở mức thấp )
Hình 4.58b: Cấu trúc bên trong 74LS138
– Hoạt động giải mã như sau :
Đưa dữ liệu nhị phân 3bit vào ở C, B, A(LSB), lấy dữ liệu ra ở các ngõ O 0
đến O7; ngõ cho phép E2 và E3 đặt mức thấp, ngõ cho phép E1 đặt ở mức cao.
Chẳng hạn khi CBA là 001 thì ngõ O1 xuống thấp còn các ngõ ra khác đều ở
cao.
– Hoạt động tách kênh:
Dữ liệu vào nối tiếp vào ngõ E2, hay E3 (với ngõ còn lại đặt ở thấp). Đặt G
= 1 để cho phép tách kênh. Như vậy dữ liệu ra song song vẫn lấy ra ở các ngõ
O0 đến O7. Chẳng hạn nếu mã chọn là 001thì dữ liệu nối tiếp S sẽ ra ở ngõ O1
và không bị đảo.
Mở rộng đường giải mã: 74LS138 dùng thêm 1 cổng đảo còn cho phép giải
mã địa chỉ từ 5 sang 32 đường. Hình4.59 ghép nối như sau:
314
Hình 4.59: Ghép 4 IC 74LS138 để có mạch giải mã 5 đường sang 32 đường
Các IC giải mã tách kênh khác :
Ngoài 74LS155 và 74LS138 được nói đến ở trên ra còn một số IC cũng có
chức năng giải mã/tách kênh được kể ra ở đây là 74139/LS139 gồm 2 bộ giải mã
2 sang 4 hay 2 bộ tách kênh 1 sang 4, chúng có ngõ cho phép (tác động mức
thấp) và ngõ chọn riêng .
74154/LS154 bộ giải mã 4 sang 16 đường hay tách kênh 1 sang 16 đường
74159/LS159 giống như 74154 nhưng có ngõ ra cực thu để hở
74155/LS155 như đã khảo sát ở trên : gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách
kênh 1 sang 4. Đặc biệt 74155 còn có thể hoạt động như 1 bộ giải mã 3 sang 8
hay tách kênh 1 sang 8 khi nối chung ngõ cho phép với ngõ vào dữ liệu nối tiếp
và nối chung 2 ngõ chọn lại với nhau.
74156/LS156 giống như 74155 nhưng có ngõ ra cực thu để hở.
Công nghệ CMOS cũng có các IC giải mã/tách kênh tương ứng như bên TTL
chẳng hạn có 74HC/HCT138,…Hơn thế nữa nhiều IC họ CMOS còn cho phép
truyền cả dữ liệu số lẫn dữ liệu tương tự. Một số IC được kể ra ở đây là
74HC/HCT4051 dồn/tách kênh tương tự số 1 sang 8 và ngược lại.
74HC/HCT4052 dồn/tách kênh tương tự số 1 sang 4 và ngược lại.
74HC/HCT4053 dồn/tách kênh tương tự số 1 sang 2 và ngược lại
5.4. Mạch ghép kênh
Khảo sát IC 4051như hình 4.60
Khi dồn kênh dữ liệu vào chân COM OUT/IN, ra ở 3 kênh CHANNEL I/O
từ 0 đến 7. Ngược lại, khi tách kênh thì dữ liệu song song vào các chân
CHANNEL I/O đến 7 và ra ở chân COM OUT/IN; 3 ngõ chọn là A, B, C.
Chân INH (inhibit) cho phép dữ liệu được phép truyền ra.
315
Hình 4.60: Cấu trúc mạch của 4051
6. Tính toán, lắp ráp một số mạch ứng dụng cơ bản
– Mục tiêu: Tính toán lắp ráp, đo, kiểm tra thông số điện áp, tín hiệu xung của
các chân IC theo các sơ đồ, bảng trạng thái mã hóa của các kênh và ứng dụng
của nó vào trong mạch.
6.1. Mạch ghép kênh
Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch
ghép kênh nhiều ngõ vào. Ví dụ để tạo mạch ghép kênh 16:1 ta có thể dùng IC
74LS150 hoặc các IC tương tự, nhưng có 1 cách khác là ghép 2 IC 74LS151.
Sơ đồ ghép như hình 4.61sau :
316
Hình 4.61: Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151
(74LS151 là IC dồn kênh 8 sang 1)
6.2. Dùng mạch ghép kênh để thiết kế tổ hợp
Các mạch ghép kênh với hoạt động logic, ngoài cách dùng để ghép nhiều đường
ngõ vào còn có thể dùng để thiết kế mạch tổ hợp đôi khi rất dễ dàng vì :
– Không cần phải đơn giản biểu thức nhiều.
– Thường dùng ít IC.
– Dễ thiết kế.
– Bài toán thiết kế mạch tổ hợp như bảng dưới đây cho thấy rõ hơn điều
này.
Ví dụ : Thiết kế mạch tổ hợp thỏa bảng trạng thái như hình 4.62sau:
Hình 4.62
Từ bảng trạng thái, ta có biểu thức logic là :
Y = C BA + CBA + C B A + CB A
Đây là biễu thức thuộc dạng tổng của các tích. Như cách thiết kế ở trước ta sẽ sử
317
dụng các cổng logic gồm 3 cổng NOT, 4 cổng NAND, 1 cổng OR, còn nếu
chuyển sang dùng toàn cổng NAND không thì phải cần tới 3 cổng NAND 2 ngõ
vào, 4 cổng NAND 3 ngõ vào và 1 cổng NAND 4 ngõ vào chưa kể là phải đơn
giản biểu thức nếu có thể trước khi thực hiện.
Sử dụng IC dồn kênh 8 sang 1. 3 ngõ vào A, B, C sẽ được nối tới 3 ngõ
chọn của IC, căn cứ vào thứ tự tổ hợp trong bảng nếu Y là 0 thì sẽ phải nối ngõ
vào ghép kênh tương ứng xuống mass, còn nếu Y là 1 thì nối ngõ vào ghép kênh
tương ứng lên nguồn (có thể qua R giá trị 1K). Hình 4.63 sẽ minh hoạ cho cách
nối trên và nếu kiểm tra lại sẽ thấy mạch hoàn toàn thoả điều kiện đề ra của bài
toán.
Hình 4.63
YÊU CẦU VỀ ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 4
Nội dung:
+ Về kiến thức: Trình bày được khái niệm và phân biệt sự khác nhau giữa các
mạch mã hóa và các giả mã, hiểu được chức năng của các họ của IC
+ Về kỹ năng: sử dụng thành thạo các dụng cụ đo để đo được các chân tín hiệu
điện áp ở ngõ vào ra của IC, lắp ráp một số mạch cơ bản,….
+ Về thái độ: Đảm bảo an toàn và vệ sinh công nghiệp.
Phương pháp:
+ Về kiến thức: Được đánh giá bằng hình thức kiểm tra viết, trắc nghiệm.
+ Về kỹ năng: Đánh giá kỹ năng thực hành đo được các thông số trong mạch
điện theo yêu cầu của bài, lắp ráp một số mạch cơ bản
+ Thái độ: Tỉ mỉ, cẩn thận, chính xác, ngăn nắp trong công việc.
Bạn đang tìm hiểu bài viết: Các IC giải mã đáng xem nhất 2024
HỆ THỐNG CỬA HÀNG TRÙM SỈ QUẢNG CHÂU
Điện thoại: 092.484.9483
Zalo: 092.484.9483
Facebook: https://facebook.com/giatlathuhuongcom/
Website: Trumsiquangchau.com
Địa chỉ: Ngõ 346 Nam Dư, Trần Phú, Hoàng Mai, Hà Nội.